高速串行总线要怎么走?难点在哪里?-设计应用-万丰源电子市场网
  • 手机端
    手机版
    Android APP
    微信公众号
  • |
  • 产品
    发布采购信息

    高速串行总线要怎么走?难点在哪里?

    出处:ECCN 发布于:2019-09-17 14:20:52 | 120 次阅读

      串行总线的发展一共目前可以总结分为 3 个环节时期:
      时钟并行总线:小于 200MHZ,比如CPCI,PCIX,SDRAM,ISA,PIC
      源同步时钟并行总线:小于 3200Mbps,比如 DDRr1234 系列,MII,EMMC
      高速串行总线:最高有 56NRZ ,比如USB1/2/3/3.1/3.2,PCIE3,PCIE4,SAS3,SAS4
      那么对于这些信号的重要线信号的处理我们在设计过程中注意以下几点:
      差分走线,信号换层过孔数量,等长长度把控,阻抗控制要求,跨分割的损耗,走线拐角的位置形状,绕线方式对应的插损和回损,布局不妥当造成的一系列串扰和叠层串扰,布局不恰当操作焊盘存在的stub。
      1. 差分走线,差分走线严格按照差分仿真所得出的结论,2S,和 3W 的要求进行把控走线,其目的在于增强信号质量的耦合性能,减少信号的回损。

    信号线而言这里简直就是致命的伤害,特别是高速信号频率很高的信号线,过孔数量一旦过多,就会造成回损的加剧,所以打孔不是遇到线就打孔,尤其是我们的时钟线。

    0次

    关键词:总线

    版权与免责声明

    凡本网注明“出处:万丰源电子市场网”的所有作品,版权均属于万丰源电子市场网,转载请必须注明万丰源电子市场网,http://www.szwfy.com,违反者本网将追究相关法律责任。

    本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

    如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。